|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
940-pin lidded Organic micro Pin Grid Array (LOµPGA)
|
|
|
|
|
|
|
|
Power Management
- Halt state with associated programmable power savings
- STPCLK/Stop Grant protocol capable of supporting eight distinct versions of Stop Grant
- LDTSTOP_L signal support
- Memory controller and host bridge power management
- Voltage plane isolation based upon PWROK signal
- Low-power state while RESET_L signal is asserted
- On-die thermal diode
Cool´n´Quiet
- dynamische Reduzierung von Spannung und Takt bei niedriger Auslastung der CPU
|
|
|
Kernspannung (min/normal/max):
|
|
|
1,1 Volt (min p-state mit 1000 MHz) / 1,15 Volt / 1,2 Volt
|
|
|
Temperaturbereich (min/max):
|
|
|
|
Verlustleistung (min I/O Power/minTDP/TDP):
|
|
|
3,3 Watt (Halt/Stop Grant) / 36,5 Watt (min p-state mit 1000 MHz) / 55 Watt
|
|
|
|
|
|
|
|
|
K8 AMD64 Mikroarchitektur
- AMD64 Technologie
● AMD64 Befehlssatzerweiterung
● 64 Bit integer Register
● 48 Bit virtuelle Adressen
● 40 Bit physische Adressen
● 16 64 Bit integer Register
● 16 128 Bit SSE/SSE2/SSE3 Register
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
90 nm Silicon-on-Insulator (SOI) Technologie
|
|
|
|
|
|
Befehlssatzerweiterungen:
|
|
|
3DNow! Technologie, MMX, SSE, SSE2 und SSE3 (Streaming SIMD Extensions)
|
|
|
|
|
|
|
|
|
|
|
|
- 2-way set associative
- separater 64 KB Befehlscache
- separater 64 KB Datencache
|
|
|
2 x 1024 KB Level2 Cache:
|
|
|
- 16-way set associative
- gemeinsamer Befehls- und Datencache
|
|
|
HyperTransport Technology
- Drei 16 Bit Links unterstützen jeweils bis zu 1000 MHz Taktrate (2000 MT/s (Mega-Transfers per Second), 4,0 GB/s)
Integrierter Speichercontroller (On-Die Northbridge Logic)
- 144 Bit DDR-400 mit bis zu 200 MHz (6,4 GB/s)
- Dual-Channel Speicherinterface
- Unterstützt bis zu 4 unbuffered DIMMs
|
|
|
|
|
NX-Bit
- No eXecute Bit ist ein On-Chip Virus- und Wurmschutz
|
|
|
Multiprozessorunterstützung:
|
|
|
|
|
|
High Efficiency Prozessor
|
|
