|
|
 |
|
|
Markteinführung der AMD Turion II Dual-Core Mobile Prozessoren war am 10.09.09. Die Schnittstelle zum Mainboard ist der Sockel S1.
AMD Turion II Dual-Core Mobile “Caspian (Revision DA-C2)”
|
|
|
|
|
K10 Dual-Core Mikroarchitektur
45 nm SOI Fertigungsprozess
AMD64 Technologie
HyperTransport Technologie mit 1800 MHz (3600 MT/s / 7,2 GB/s)
3DNow! Technologie, MMX, SSE, SSE2, SSE3 und SSE4a
unterstützt NX-Bit, Enhanced PowerNow! und AMDs Virtualisations Technologie “Pacifica”
je Kern 128 KB L1 Cache (jeweils 64 KB Befehls- und Daten-Cache)
je Kern 512 KB L2 Cache
kann bis zu 262.114 GB Speicher adressieren
Dual-Channel Speicherbus Ordering Information / AMD K10 Gesamtübersicht
|
|
|
|
|
|
 |
|
 |
|
AMD Turion II ZM-20
Engineering Sample
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Caspian
DA-C2
FAECC AE
S1g3
2000 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
45 nm SOI
06/2009
|
|
|
1510064019
|
|
OPN: ZM200120O2218
|
|
|
|
AMD Turion II ZM-22
Engineering Sample
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Caspian
DA-C2
TAECC AE
S1g3
2200 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
45 nm SOI
07/2009
|
|
|
1510064019
|
|
OPN: ZM220120O2218
|
|
|
|
AMD Turion II Dual-Core
M500
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Caspian
DA-C2
NAEIC AE
S1g3
2200 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
45 nm SOI
41/2009
|
|
|
|
|
OPN: TMM500DBO22GQ
|
|
|
|
AMD Turion II Dual-Core
M520
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Caspian
DA-C2
CAEEC AE
S1g3
2300 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
45 nm SOI
30/2009
|
|
|
|
|
OPN: TMM520DBO22GQ
|
|
|
|
AMD Turion II Dual-Core
M540
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Caspian
DA-C2
S1g3
2400 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
45 nm SOI
|
|
|
|
|
OPN: TMM540DBO22GQ
|
|
|
|
AMD Turion II Dual-Core
M560
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Caspian
DA-C2
S1g3
2500 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
45 nm SOI
|
|
|
|
|
OPN: TMM560DBO22GQ
|
|
|
AMD Turion II Dual-Core Mobile “Champlain (Revision DA-C3)”
|
|
|
|
|
K10 Dual-Core Mikroarchitektur
45 nm SOI Fertigungsprozess
AMD64 Technologie
HyperTransport Technologie mit 1800 MHz (3600 MT/s / 7,2 GB/s)
3DNow! Technologie, MMX, SSE, SSE2, SSE3 und SSE4a
unterstützt NX-Bit, Enhanced PowerNow! und AMDs Virtualisations Technologie “Pacifica”
je Kern 128 KB L1 Cache (jeweils 64 KB Befehls- und Daten-Cache)
je Kern 1024 KB L2 Cache
kann bis zu 262.114 GB Speicher adressieren
Dual-Channel Speicherbus Ordering Information / AMD K10 Gesamtübersicht
|
|
|
|
|
|
AMD Turion II ZM-22
Engineering Sample
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
DA-C3
FAEGC AE
S1g4
2200 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 1024 KB
45 nm SOI
34/2010
|
|
|
|
|
OPN: ZM224825R2223
|
|
|
|
AMD Turion II Dual-Core
N530
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
DA-C3
NAEKC AE
S1g4
2500 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 1024 KB
45 nm SOI
13/2011
|
|
|
|
|
OPN: TMN530DCR23GM
|
|
|
|
AMD Turion II Dual-Core
N550
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
DA-C3
S1g4
2600 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 1024 KB
45 nm SOI
|
|
|
|
|
OPN: TMN550DCR23GM
|
|
|
|
AMD Turion II Dual-Core
N570
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
DA-C3
S1g4
2700 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 1024 KB
45 nm SOI
|
|
|
|
|
OPN: TMN570DCR23GM
|
|
|
|
|
AMD Turion II Dual-Core Mobile “Champlain (Revision DA-C3)”
|
|
|
|
|
K10 Dual-Core Mikroarchitektur
45 nm SOI Fertigungsprozess
AMD64 Technologie
HyperTransport Technologie mit 1800 MHz (3600 MT/s / 7,2 GB/s)
3DNow! Technologie, MMX, SSE, SSE2, SSE3 und SSE4a
unterstützt NX-Bit, Enhanced PowerNow! und AMDs Virtualisations Technologie “Pacifica”
je Kern 128 KB L1 Cache (jeweils 64 KB Befehls- und Daten-Cache)
je Kern 1024 KB L2 Cache
kann bis zu 262.114 GB Speicher adressieren
Dual-Channel Speicherbus Ordering Information / AMD K10 Gesamtübersicht
|
|
|
|
|
|
AMD Turion II Dual-Core
P520
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
DA-C3
NAEGC AE
S1g4
2300 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 1024 KB
45 nm SOI
12/2010
|
|
|
|
|
OPN: TMP520SGR23GM
|
|
|
|
AMD Turion II Dual-Core
P540
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
DA-C3
NAEGC AE
S1g4
2400 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 1024 KB
45 nm SOI
42/2010
|
|
|
|
|
OPN: TMP540SGR23GM
|
|
|
|
AMD Turion II Dual-Core
P560
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
DA-C3
S1g4
2500 MHz
1800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 1024 KB
45 nm SOI
|
|
|
|
|
OPN: TMP560SGR23GM
|
|
|
